时钟对数字电路而言非常重要，没有时钟数字电路就没法工作，其全称是时钟频率，一般由晶振来提供时钟频率。
数字电路为什么需要时钟频率在数字电路中，所有数据、逻辑单元等状态的更新都是以时钟为基础的，时钟频率在数字电路中起着同步的作用。在实用数字芯片的时，如果翻阅其datasheet都会发现芯片的时序图，该时序图表明了数据应该在什么时候写入、读出以及状态发生变化。只有当同步信号到达时，相关的触发器才会按输入信号相应的改变输出状态，实现数字电路的功能。下图是74HC595的时序图，SH_CP就是时钟信号，其表明，在时钟信号的上升沿到达时状态才会发生变化。
时钟频率由谁来提供一般情况下，时钟信号是由晶振来提供的，在设计单片机电路时，都会设计外部晶振电路，这里的晶振就为整个电路提供时钟频率。晶振电路的电路图如下所示：
单片机内部都有时钟频率相关的寄存器，可以实现时钟频率的倍频和分频，从而为不同的外设提供不同的时钟频率。如下图所示，就是各种各样的晶振。
在设计实时时钟电路或者开发实时时钟产品时，都会选用32.768KHz的晶振提供时钟频率，因为32.768KHz经过15分频后正好是1Hz，即1秒为周期。有的单片机带有内部时钟电路，在对时钟频率精度要求不是很高的情况下可以节省外部晶振，但是不管怎么样，数字电路离不开时钟频率信号。
以上就是这个问题的回答，感谢留言、评论、转发。
更多精彩内容请关注本头条号：玩转嵌入式。感谢大家。
让各个单元步调一致，协同工作
主板中时钟电路芯片的作用？
主板中时钟电路芯片的作用：给硬件设备一个运行频率。
时钟芯片是一种时钟电路
时钟芯片是一种高性能、低功耗、带RAM的实时时钟电路，时钟芯片可以对年、月、日、周日、时、分、秒运行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。它使用三线接口与CPU运行同步通信，并可使用突发方式一次传送多个字节的时钟信号或RAM数值。
怎样理解SPI总线时钟的极性与相位？
SPI是单片机外设电路中常用的一种通讯方式，适用于近距离通信，通常用于芯片间的通讯，有四根线。在SPI通讯中总线时钟和总线相位也两个比较重要的概念，一般在使用SPI通信时都使用默认设置，所以容易把这两个参数忽略。和大家分享一下SPI通讯、时钟极性以及时钟相位的基础知识。
什么是SPI通讯总线SPI总线的英文全称为S“Serial Periphral Interface”，意思是串行外设接口，由于通讯距离比较短，适用于芯片级别的短距离通讯。SPI的通讯分为主机和从机，属于高速全双工的总线通讯方式，SPI有四根线，分别为：
MISO:主设备输入与从设备输出线；
MOSI:主设备输出与从设备输入线；
SCK:串行同步时钟信号线；
SS:从机片选信号线，也用CS来表示。
SPI总线的主机和从机的系统连接图如下图所示。
SPI总线时钟的极性含义解释SPI的时钟极性用CPOL来表示。SPI总线通讯的时基基准是时钟信号线SCK，SCK既有高电平，又有低电平，SPI的时钟极性用来表示时钟信号在空闲时是高电平还是低电平。情况说明如下：
当CPOL=0：SCK信号线在空闲时为低电平；
当CPOL=1：SCK信号线在空闲时为高电平；
SPI总线时钟的相位含义解释时钟的相位用CPHA来表示，用来决定何时进行信号采样，在第一个跳变沿还是第二个跳变沿，至于是上升沿还是下降沿则由CPOL相位极性来表示。下面分两种情况来介绍。如下图所示。
上图表示CPHA=1时的情形，即在SCK时钟的第二个边沿进行数据的采样，至于是上升沿采样还是下降沿采样取决于时钟极性CPOL的值。如果CPHA=1,CPOL=1，则在SCK时钟的第二个边沿为上升沿时进行数据采样。如果CPHA=1,CPOL=0，则在SCK时钟的第二个边沿为下降沿时进行数据采样。
CPHA=0时的情形如下图所示。
上图表示CPHA=0时的情形，即在SCK时钟的第一个边沿进行数据的采样，至于是上升沿采样还是下降沿采样取决于时钟极性CPOL的值。如果CPHA=0,CPOL=1，则在SCK时钟的第一个边沿为下降沿时进行数据采样。如果CPHA=0,CPOL=0，则在SCK时钟的第一个边沿为上升沿时进行数据采样。
总结一下，SPI的时钟极性决定了SCK在空闲时是低电平还是高电平；而相位极性则决定了在第一个边沿还是第二个边沿进行数据采样。SPI的时钟极性CPOL和相位极性CPHA是相互影响相互决定的，以上概念可能很绕口难以理解，但是对SPI进行一次编程之后，所有的内容都好理解了。
以上就是这个问题的回答，感谢留言、评论、转发。
更多精彩内容请关注本头条号：玩转嵌入式。感谢大家。