同步电路利用时钟脉冲使其子系统同步运作。
异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
异步电路特点：无时钟歪斜问题，低电源消耗，平均效能而非最差效能，模块性，可组合性，可复用性。异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。
异步电路和同步时序电路的区别：
异步电路: 电路核心逻辑有用组合电路实现。异步时序电路的最大缺点是容易产生毛刺。不利于器件移植。不利于静态时序分析（STA）、验证设计时序性能。
同步时序电路: 电路核心逻辑是用各种触发器实现。电路主要信号、输出信号等都是在某个时钟沿驱动触发器产生的。同步时序电路可以很好的避免毛刺。利于器件移植。利于静态时序分析（STA）、验证设计时序性能。
同步时序逻辑电路和异步时序逻辑电路有何不同？
1、时钟信号不同
在同步时序逻辑电路中有一个公共的时钟信号，电路中各记忆元件受它统一控制，只有在该时钟信号到来时，记忆元件的状态才能发生变化，从而使时序电路的输出发生变化，而且每来一个时钟信号，记忆元件的状态和电路输出状态才能改变一次。
由于异步电路没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。
2、触发器的状态是否变化
同步时序电路中几乎所有的时序逻辑都是“同步逻辑”，有一个“时钟”信号，所有的内部内存（'内部状态'）只会在时钟的边沿时候改变。
异步时序逻辑电路分析时，还需考略各触发器的时钟信号，当某触发器时钟有效信号到来时，该触发器状态按状态方程进行改变，而无时钟有效信号到来时，该触发器状态将保持原有的状态不变。